[FPGA] (43) 썸네일형 리스트형 Xilinx JTAG 케이블 회로도 Xilinx JTAG 케이블 회로도 [개발일지]광비디오 전송을 위한 Altera CPLD보드 제작 [개발일지]광비디오 전송을 위한 Altera CPLD보드 제작 광을 통해 비디오 신호를 전송하기 위해 비디오 신호를 AD변환하고 싱크에 맞춰 광링크에 전송하기 위해 Altera MAX7000을 선택했지만 구하기 힘들어 Atmel의 호환 CPLD ATF1504를 달았다 기타 컨트롤을 위해 MAX300 CPU는 Samsung ARM S3C4540을 사용 G-Link Module Video Signal입력 프로젝트 생성 MUX시뮬레이션 결과 Lattice M4A5 LTP 테스트 보드 제작 Lattice M4A5 LTP테스트 보드 제작 Lattice CPLD를 테스트 할수 있는 보드를 제작 했다. [LPT Interface Board] 테스트용도로 LPT를 통해 PC에서 디버깅 및 시뮬레이션 데이터를 전송할 수 있어 테스트에 상당히 용이하다. 보드에는 기본적으로 FND, LCD, LED, SWITCH가 있고 SPI, I2C, ADC, DAC, Keyboard등의 어플리케이션을 테스트 해 볼 수 있다. LPT용 변환 케이블 LPT변환 케이블을 이용하면 PC에서 프로그램을 작성해 데이터를 주고 받을 수 있고 디버깅시 간단히 로직을 만들어 낼 수 있도록 했다. LPT용 PC 테스트 프로그램 작성 PC프로그램은 간단히 VB를 이용하였고 LPT용 WDM Device Driver및 AciveX를 제작.. Lattice CPLD - 10진 카운터를 이용한 FND Test Lattice CPLD - 10진 카운터를 이용한 FND Test Lattice M4-128/64 테스트 보드 VHDL로 10진 카운터 설계후 FND로 출력하여 테스트 Lattice CPLD 10진 카운터를 이용한 FND테스트 동영상 Lattice isp1016E 보드 제작 Lattice isp1016E 보드 제작 Lattice isp1016E를 이용한 테스트 보드를 제작했다. AVR, 8051, PIC등 Address, Data 적용 MCU보드에 적용할 수 있도록 구성 Lattice JED파일 다운로드 - ispVM System Lattice JED파일 다운로드 JED파일을 성공적으로 생성하였다면 완선된 파일을 다운로드 해서 테스트 해 볼수 있는데 ispVM System프로그램으로 다운로드할 수 있다. ispVM System을 실행하고 다운로드 케이블을 설정해야 하는데 메뉴의 'Option->Cable and I/O Port Setup..'에서 설정해주면 된다. Ez-CPLD Board에서는 VANTIS케이블을 설정해 준다. Lattice 다운로드 케이블 새로운 디바이스를 찾기 위해서 Scan버튼을 클릭하면 자동으로 연결된 디바이스를 찾아 준다. Ez-CPLD보드에는 2개의 Lattice 디바이스가 연결되어 있으므로 2개의 디바이스가 검색된 것을 볼수 있다. 참고로 두개의 디바이스를 다 검색하려면 Ez-CPLD Board 상의 .. Lattice CPLD 핀할당 및 JED파일 작성 Ez-CPLD 핀할당 및 JED파일 작성 작성된 VHDL 소스코드를 에러 없이 합성(Synthesis)하였다면 Ez-CPLD Board의 M5칩에 입출력에 해당하는 부분에 핀번호를 부여하고 다운로드 할 JED파일을 생성해야 한다. 먼저 Constrain Editor메뉴를 클릭하여 핀을 할당할 수 있다. Constrain Editor를 클리하면 Constrain Editor 윈도우가 나타나는데 이창에서는 디바이스의 전체적인 옵션이나 각 핀별 Attribute를 줄 수 있는곳이다. 왼쪽창에 Input Pins와 Output Pins을 더블클릭하면 오른쪽창과 같이 각 포트가 나타나게 된다. 그 중 Pin assign은 해당셀을 더블클릭하여 핀번호를 적은 후 저장하게 되면 *.lct 라는 파일로 저장된다. 아이.. Lattice ispLever(ispDesign Expert) 개발환경 설정 Lattice사의 Design 소프트웨어인 ispLever(ispDesign Expert)를 이용하여 VHDL작성 및 시뮬레이션 방법에 대해 알아 본다. 이번 Tutorial 예제에서는 Ez-CPLD Board를 테스트 하기 위해 Ez-CPLD Board의 딥스위치의 입력 값을 LED에 표시하는 예제를 작성해 보자. 먼저 ispLever프로그램을 실행 시킨다. 구버전(ispDesignExper)의 프로젝트는 Lagacy Constraints Translator프로그램을 이용하여 일부 파일 타입을 변경해 주면된다. 아래 그림은 ispLEVER Ver2.0을 실행하여 나오는 첫화면으로 위의 메뉴바와 아래의 3개의 창으로 구성되어 있다. 이전 버전인 ispDesignExpert Ver8.4와는 약간의 인터페이.. 이전 1 2 3 4 5 6 다음
