본문 바로가기

전체 글

 (1955)
[Multi-ISP] 개발환경 설정3 - LED제어 및 다운로드 [Multi-ISP] 개발환경 설정3 - LED제어 및 다운로드 프로젝트파일 컴파일이 완료 되었다면 핀할당하고 합성하여 다운로드 하면 된다. Constraints를 클릭하여 핀 할당을 할 수 있다. 드래그 & 드롭으로 핀에 하당하면 된다. LED 및 Switch 핀 할당 회로도 클럭 리셋
[Multi-ISP] 개발환경 설정2 - LED제어 [Multi-ISP] 개발환경 설정2 - LED제어 Xilinx ISE 10.대를 새롭게 설치 했다. 많은것이 변한것 같다. 완전히 달라졌군... 인터페이스면에서 상당히 좋아진것 같다. 이단 새 프로젝트 생성해서 몇가지 해 보면 금방 되지 않을까... 새로운 프로젝트를 생성하면 위자드가 실행되고 보드에 장착되어있는 XC9536LX 디바이스를 선택한다. 새로운 소스파일이 만들거나 , VHDL만들어진 VHDL파일이 있으면 다음 이후도 계속 다음으로 넘어가면 새로운 프로젝트를 생성할 수 있다. 만들어진 소스파일이 있다면 추가한다. 코드 작성하고 합성하면 컴파일 되는것을 확인할 수 있다.
[Multi-ISP] 개발환경설정 1 - ISP Down Load [Multi-ISP] 개발환경설정 1 - ISP Down Load 셀프 프로그램 되는 CPLD 테스트 보드를 만들려고 했었는데... 치명적인 결함이 발생했다. 온보드 JATG의 Input핀은 반드시 지켜 주어야 한다는 것이다. JTAG의 입력(S3, S4, S5, S7) - LPT입장에서 입력 핀은 PLD에서 입력으로 설정해 주어야 한다. 만약 출력으로 설정하고 굽고나면 입력이 항상 PLD의 출력에 따라서 동작하므로 JTAG가 동작하지 않는다. 이때는 핀을 드는것 이외에 방법이 없다. 나는 보드 하나 더 만들어서 JTAG부분만 땜해서 핀 설정을 변경해 주었다.
[PIC18F4x EVM] 관련자료 [PIC18F4x EVM] 관련자료 예제 Source Code - PIC18F4450 USB HID Mouse, Keyboard, CDC 예제 회로도: 테스트 동영상
[Multi ISP] 보드 제작 - Xilinx XC9536 CPLD 이용 [Multi ISP] 보드 제작 LTP용 Multi ISP를 만들기 위해 Xilinx XC9536 CPLD를 이용하여 보드를 제작 했다. 테스트용이라 여러가지 기능을 넣을려고 고민 했고, 제한된 공간에 여러가지 기능 테스트 해 볼수 있도록 하다 보니 여러가지 맘에 안드는 구석이 있지만 간단하게 다양한 테스트를 해 볼수 있는 보드라는 생각으로... 기본적으로 Xilinx JTAG, ARM JTAG, MSP430 JTAG, AVR ISP, 표준 ISP(내가 만든 표준)가 가능하도록 포트를 뽑아 두었다. 보드 구성도 PC입력으로 LPT나 USB에서 데이터및 컨트롤 신호를 받아서 다양한 JTAG신호 만들어 줄 수 있도록 했고 JTAG종류에 따른 선택은 DIP스위치로 할 수 있다. LTP를 이용한 기본 Xilin..
[PIC18F4x EVM] 보드 제작 [PIC18F4x EVM] 보드 제작 PIC18F4455, PIC18F4450... QFN타입을 지원하는 소형 보드 제작했다. 기존 [PIC18F2x EVM]보다 가로축으로 약간 커져서 포트와 메모리가 늘어나 좀더 다양한 테스트를 해 볼수 있다. 사이즈는 기존 보드와 동일하게 700mil 이고 동전 2개 정도 크기로 아주 깜찍하다. 최소한의 기능만으로 모든 포트를 빼 두었고 간단한 테스트 하기에 좋을것 같다.
[Multi-ISP] Xilinx JTAG 테스트 [Multi-ISP] Xilinx JTAG 테스트 [2008-07-03 22:01:26 수요일] Xilinx XC9536을 이용한 Multi-ISP 보드를 제작 했다. Xilinx JTAG동글이 예전 회사용이라 지금 가진것이 없었어 이번에 Xilinx CPLD를 사용할 기회가 있어 필요 했는데 이참에 구매 하는것 보다 쪽보드로 하나 만드는것이 더 좋을것 같아 한번 만들어 보았다. 한정된 좁은 공간에 여러가지 기능을 넣으려다 보니 마음에 안드는 구석이 많다. 물론 샘플용으로 만드는것이라 크게 문제는 없지만 다음에 고려해야할 사항들을 기록해 본다. 소프트웨어는 ISE WebPACK를 이용하는데 오래전에 사용했던 것이라... 신버젼을 받야야 할것 같다. xilinx(http://www.xilinx.com) 홈..
[Tg471] 회로 설계시 고려 사항 Tg471 하드웨어 설계시 고려사항 본격적으로 Tg471 PCB를 한번 만들어 볼까... Tg471 데이터 시트 핀맵 TEST : TEST pin. Default value is pull-down(Typ. 130kΩ). 0 : Normal operation mode 1 : Test mode nOSC : Clock Source Selection pin. Default value is pull-down(Typ. 130kΩ). RC OSC설정 0 : Embedded RC Oscillator section 1 : XIN section nRESET : Active low Reset Input. Default value is pull-up(Typ. 120kΩ). XIN : Crystal input.(1MHz~10M..

티스토리툴바