[Tg471] 회로 설계시 고려 사항

Tg471 하드웨어 설계시 고려사항

본격적으로 Tg471 PCB를 한번 만들어 볼까...

Tg471 데이터 시트

invalid-file

핀맵

TEST : TEST pin. Default value is pull-down(Typ. 130kΩ).
0 : Normal operation mode 1 : Test mode

nOSC : Clock Source Selection pin. Default value is pull-down(Typ. 130kΩ). RC OSC설정
0 : Embedded RC Oscillator section 1 : XIN section

nRESET : Active low Reset Input. Default value is pull-up(Typ. 120kΩ).

XIN : Crystal input.(1MHz~10MHz) -> USB사용할 경우 6Mhz를 사용하면 된다.

ISPEN : ISP Mode Selection pin. Default value is pull-down(Typ. 120kΩ).
0 : Normal operation mode 1 : ISP mode

ISP
EDOUT : ISP Data Out
EDIN : ISP Data In
ECLK : ISP Clock In
nECS : ISP Chip Select In

PA[7:0] : internal pull-up resistors. 4mA driver.
PB[7:0] : internal pull-up resistors. 8mA driver.
PC[7:0] : internal pull-up resistors. 4mA driver.
PD[7:0] : internal pull-up resistors. 4mA driver.
PE[2:0] : internal pull-up resistors. 8mA driver.


 

External 메모리
External Static Memory와의 Interface를 위해 nCS, nRD, nWR, 그리고 D[15:0]을 지원하며 항상 4 cycle의 system clock으로 접근한다.
Memory의 Address는 별도로 할당되어 있지 않기 때문에 GPIO를 통하여 생성하여야 한다. 그러나 NAND Flash는 Address가 필요 없기 때문에 CEb, ALE, CLE 를 GPIO를 통하여 생성하면 제어할 수 있다.

클럭 시스템
Tg471의 클럭은 외부 크리스탈, OSC, 내부 RC OSC가 가능하다.



RC OSC기본 설정



ADPCM clock은Sampling 주파수에맞게PLL를선택해야한다.

GPIO

5V Tolerrance가 되므로 5V 장치와의 연결에 별도로 고려 사항은 없는듯 하다.
TG471의 모든 I/O Port 핀들의 초기값은 PIO Input 이다. 또한 PIO의 모든 입력 핀이 내부적으로 Pull-up 되어있어 입력을 unknown으로 받아들이는 사항을 방지하였다.
PA[3:0] Ports의 경우 내부 Flash Download를 할 수 있는 ISP 관련 신호가 연결되어 있기 때문에 ISPEN = “High” 에서 PA[3:0] Ports는 nECS, ECLK, EDIN, EDOUT 신호로 자동으로 전환된다.

 

 

USB Device Feature
USB를사용할경우24MHz만사용해야함
- USB 2.0 Full Speed(12Mbps)
- 5 개의 Endpoint 지원
- 하드웨어적으로 USB 프로토콜 지원
- Suspend와 Resume signaling 지원


Power
메인 전원은 3.3V가 가능하고 2.5V코어 전원은 내부 레귤레이터가 생성한다.