[FPGA]/XINIX2017. 4. 7. 04:13

SPARTAN6 보드 디버깅


SPARTAN6 보드 디버깅

새로 제작한 SPARTAN-6 보드에서 DDR이 정상적으로 돌지 않아서 고생 했는데...
알고 보니 ZIO 핀에 0옴이 들어가 있어서  DDR이 정상적으로 돌지 안았다. 한참을 고생했네...
파워도 의심하고, 칩도 의심하고, PCB패턴도 의심했는데...





DDR 전류 문제가 계속되고 있다.
1.8V가 최대 900mA 흐르고 있어서 열이 엄청 나고 있다.

DDR초기화가 되지 않으면 DDR에 들어가는 1.8V 전류가 1A이상 흐르고 레귤레이터에서 감당이 되지 않아 열이 엄청 발생했다.
DDR이 정상 초기화 되면 800mA로 줄어 들기는 한데... EVM에서는 400mA정도 흐른다.
레귤레이터 용량이 800mA 이기 때문에 간당간당 한다.

공간이 좁아서 최대한 작은것으로 선정 했는데 다음에 설계 할때는 전류스펙에 대해좀더 고려를 할 필요가 있다.

that has ultimate fast response to track
½ VDDQSNS within 40 mV at all conditions, and its current capability is 2 A for both sink and source directions.
A 10-μF (or greater) ceramic capacitor(s) need to be attached close to the VTT terminal for stable operation; X5R
or better grade is recommended. To achieve tight regulation with minimum effect of trace resistance, the remote
sensing terminal, VTTSNS, should be connected to the positive terminal of the output capacitor(s) as a separate
trace from the high current path from the VTT pin.
The TPS51206 has a dedicated pin, VLDOIN, for VTT power supply to minimize the LDO power dissipation on
user application. The minimum VLDOIN voltage is 0.4 V above the ½ VDDQSNS voltage.




콘덴서를 바꾸니 해결 된다.

JMK107BJ106/1608 로 변경









Posted by nexp

댓글을 달아 주세요