[FPGA]/Lattice2004. 8. 6. 21:32

Lattice M4A5 LTP 테스트 보드 제작

Lattice M4A5 LTP테스트 보드 제작

Lattice CPLD를 테스트 할수 있는 보드를 제작 했다.
[LPT Interface Board] 테스트용도로 LPT를 통해 PC에서 디버깅 및 시뮬레이션 데이터를 전송할 수 있어 테스트에 상당히 용이하다. 보드에는 기본적으로 FND, LCD, LED, SWITCH가 있고 SPI, I2C, ADC, DAC, Keyboard등의 어플리케이션을 테스트 해 볼 수 있다.




LPT용 변환 케이블
LPT변환 케이블을 이용하면 PC에서 프로그램을 작성해 데이터를 주고 받을 수 있고 디버깅시 간단히 로직을 만들어 낼 수 있도록 했다.





LPT용 PC 테스트 프로그램 작성
PC프로그램은 간단히 VB를 이용하였고 LPT용 WDM Device Driver및 AciveX를 제작하여 여러 프로젝트에 응용할 수 있도록 하였다.






 
Posted by nexp

댓글을 달아 주세요

[FPGA]/Lattice2004. 6. 1. 02:33

Lattice CPLD - 10진 카운터를 이용한 FND Test

Lattice CPLD - 10진 카운터를 이용한 FND Test

Lattice M4-128/64 테스트 보드



VHDL로 10진 카운터 설계후 FND로 출력하여 테스트




Lattice CPLD 10진 카운터를 이용한 FND테스트 동영상
Posted by nexp
TAG Lattice

댓글을 달아 주세요

[FPGA]/Lattice2003. 6. 13. 00:26

Lattice isp1016E 보드 제작

Lattice isp1016E 보드 제작

Lattice isp1016E를 이용한 테스트 보드를 제작했다.


AVR, 8051, PIC등 Address, Data 적용 MCU보드에 적용할 수 있도록 구성
Posted by nexp
TAG Lattice

댓글을 달아 주세요

[FPGA]/Lattice2003. 3. 12. 22:30

Lattice JED파일 다운로드 - ispVM System

Lattice JED파일 다운로드


JED파일을 성공적으로 생성하였다면 완선된 파일을 다운로드 해서 테스트 해 볼수 있는데 ispVM System프로그램으로 다운로드할 수 있다.

 



ispVM System을 실행하고 다운로드 케이블을 설정해야 하는데 메뉴의 'Option->Cable and I/O Port Setup..'에서 설정해주면 된다. Ez-CPLD Board에서는 VANTIS케이블을 설정해 준다.



Lattice 다운로드 케이블 

 

 



새로운 디바이스를 찾기 위해서 Scan버튼을 클릭하면 자동으로 연결된 디바이스를 찾아 준다. Ez-CPLD보드에는 2개의 Lattice 디바이스가 연결되어 있으므로 2개의 디바이스가 검색된 것을 볼수 있다. 참고로 두개의 디바이스를 다 검색하려면 Ez-CPLD Board 상의 SW4점퍼가 2-3으로 접속되어 있어야 한다.


 





Ez-CPLD의 LED, 딥스위치 FND등은 M5에 연결되어 있으므로 M5-128/104를 더블클릭하면 다운로드할 파일을 설정하는 창이 나타나고 원하는 파일을 설정하고 Operation을 설정해 주면 된다. Erase,Progarm,Verify동작을 선택해 주면된다.

 


 





설정이 끝났다면 GO버튼을 눌러 다운로드 하면된다.

 



이렇게 해서 다운로드가 완료되었다면 Ez-CPLD Board에 LED에 딥스위치의 입력에 따라 LED 값이 출력되는 것을 확인할 수 있을 것이다.

 









 

 

Posted by nexp
TAG Lattice

댓글을 달아 주세요

  1. tdktdk

    2009.01.16 01:11 [ ADDR : EDIT/ DEL : REPLY ]
  2. et5kek

    2009.01.16 01:11 [ ADDR : EDIT/ DEL : REPLY ]

[FPGA]/Lattice2003. 3. 12. 11:19

Lattice CPLD 핀할당 및 JED파일 작성

Ez-CPLD 핀할당 및 JED파일 작성

작성된 VHDL 소스코드를 에러 없이 합성(Synthesis)하였다면 Ez-CPLD Board의 M5칩에 입출력에 해당하는 부분에 핀번호를 부여하고 다운로드 할 JED파일을 생성해야 한다.


먼저 Constrain Editor메뉴를 클릭하여 핀을 할당할 수 있다.

 



Constrain Editor를 클리하면 Constrain Editor 윈도우가 나타나는데 이창에서는 디바이스의 전체적인 옵션이나 각 핀별 Attribute를 줄 수 있는곳이다.

왼쪽창에 Input Pins와 Output Pins을 더블클릭하면 오른쪽창과 같이 각 포트가 나타나게 된다.

그 중 Pin assign은 해당셀을 더블클릭하여 핀번호를 적은 후 저장하게 되면 *.lct 라는 파일로 저장된다.

 




아이콘형태로 또는 메뉴의 Package View를 선택하게되면 아래의 화면처럼 Package형태가 나타나게 되는데, 오른쪽에 있는 포트네임을 선택해서 왼쪽창에 있는 각 I/O에 마우스로 드래그하면 할당 된다.



Pin assign의 다른방법중에는 메뉴의 Pin Attribute->Location Asignment 메뉴로 할당할 수도 있다.

 




Ez-CPLD Board의 M5에 연결된 각 디바이스들에 대한 I/O Pin은 아래 표에를 참고하여 할당하면된다.


LED

#

IO94

IO93

IO92

IO91

IO90

IO89

IO88

IO87

M5

132

131

130

129

124

123

122

121


DIP SW

#

IO5

IO6

IO7

IO8

IO9

IO10

IO11

IO12

M5

8

9

10

11

13

14

15

16


7-SEGMENT(DISPLAY)

#

IO77

IO78

IO79

IO80

IO81

IO82

IO83

IO84

SYM

H

J

F

E

D

C

B

A

M5

107

111

112

113

114

115

116

117


7-SEGMENT (TR SW)

#

IO69

IO70

IO71

IO72

M5

98

99

100

101


Bottom Digiatal Application Board(Key pad)

#

IO47

IO48

IO49

IO50

IO51

SYM

KeyPressed

Key0

Key1

Key2

Key3

M5

66

67

68

69

70




핀할당이 정상적으로 되었다면 JEDEC File 메뉴를 클릭하여 보드에 다운로드할 JED파일을 생성한다.

 





참고로 Fitter Report메뉴를 이용하여 디바이스의 메크로셀 사용율이나 최종 Pin assign된것들에 관한 정보를  볼 수 있다.


Posted by nexp
TAG Lattice

댓글을 달아 주세요